摘要：本文基于SMIC 0.18μm CMOS工藝設計了一種應用于流水線ADC的開關電容預放大鎖存比較器。開關電容預放大比較器整體功耗比靜態比較器少，且具有速度快，踢回噪聲小的特點。且通過驗證分析，可以知道開關電容預放大比較器能夠很好的滿足流水線子ADC對比較器的要求。

　　關鍵詞：流水線ADC 子ADC 開關電容 比較器

　　一、引言

　　流水線ADC具有能在速度，精度，功耗以及面積上較好折中的特性，故流水線ADC以成為ADC發展的主流之一。而比較器設計是流水線ADC設計的重點之一，比較器的好壞對ADC的速度，精度，功耗等方面都有至關重要的影響。本文針對流水線ADC設計了一種符合其功耗，精度和速度的開關電容預放大鎖存比較器。

　　二、比較器的分析與設計

　　比較器的結構有很多種，主要有開環比較器，遲滯比較器，開關電容比較器，可再生比較器等。經過分析，針對流水線ADC本設計采用了開關電容預放大鎖存比較器結構。它分為兩個部分，開關電容輸入網絡和預放大鎖存比較器。

　　圖1為預放大鎖存比較器，其中M1～M5為增益放大器，M7～M10為動態鎖存比較器，M6、M11為為開關管控制鎖存比較器的工作狀態，鎖存比較器有兩種工作模式：復位模式和鎖存模式。當phi為低電平nphi為高電平時，M6、M11、M14、M18導通M13、M17截止，電路工作在鎖存模式，對輸入信號進行比較并輸出結果。當phi為高電平nphi為低電平時，M6、M11、M14、M18截止M13、M17導通，電路工作在復位模式，鎖存器上一次的比較結果被復位到低電平。鎖存器后面接反相器可以提高比較器的驅動能力并給輸出波形整波。

　　對于預放大電路有：

　　可以通過調節M2、M4的寬長比來調節預放大器的增益。加前置放大器不僅可以減小鎖存比較器的踢回噪聲，還可以將放大器的負指數響應和鎖存器的正指數響應相結合，使輸出快速的到達要求的電壓值，從而提高了比較器的速度。

　　三、電路仿真分析

　　為了驗證所設計的比較器，本文在電源電壓1.8V條件下，采用SMIC 0.18?m CMOS對所設計的比較器進行仿真驗證。其結果如圖2所示。

　　由圖可知比較器完成了對信號的比較器且對輸出結果進行了復位。

　　四、結語

　　本文通過對流水線ADC的分析設計了一個開關電容預放大結構的比較器，通過預放大電路有效的克服了鎖存比較器的階躍響應曲線是時間的負指數的問題，且能夠減小比較器的踢回噪聲。所以該比較器適用于流水線ADC的子ADC設計。

　　參考文獻：

　　[1]柳臻朝.10bit80MS_s流水線模數轉換器IP核的研究與設計[D].西安電子科技大學，2013.

　　[2]廖寶斌.14比特50M采樣率的Pipeline ADC設計研究[D].電子科技大學，2013.

　　[3]Yung-Hui ChungJieh-Tsorng.A CMOS 6-mW 10-bit 100-MS/s Two-step ADC. EEE Journal of Solid State Circuits.2010.